axidma硬件介绍与软件实现

通用特性

核心时钟与通道配置​
独立的核心、从接口和主接口时钟​
Independent core, slave interface and master interface clocks
最多支持 32 个通道​
Up to 32 channels, one per source and destination pair, configurable in coreConsultant
数据传输单向性​
Data transfers in one direction only (each channel is unidirectional)
最多两个 AXI 主接口​
Up to two AXI master interfaces, configurable in coreConsultant
用于多层支持（Two master interfaces for multilayer support）
多个 AXI 主接口通过允许外设直接连接不同 AXI 互连，提升总线性能（Multiple AXI masters increase bus performance by allowing direct connection of peripherals on different AXI interconnects）
支持不同 AMBA 层上的不同 ACLK（Support for different ACLK on different AMBA layers）
DMA 传输类型与内存接口​
支持多种 DMA 传输模式​
Memory-to-memory, memory-to-peripheral, peripheral-to-memory, and peripheral-to-peripheral DMA transfers
独立的外部内存接口（每通道）​
Separate external memory interface (per channel) to connect SRAM or Register File based memories to Channel FIFO
接口标准与配置​
AMBA 3 AXI / AMBA 4 AXI 兼容的主接口​
AMBA 3 AXI/AMBA 4 AXI-compliant master interface
AHB / APB4 从接口用于编程 DMA 控制器​
AHB/APB4 slave interface for programming the DMA controller
仅支持 SINGLE 传输（hburst = 3’b000）（AHB slave interface supports only SINGLE transfers (hburst = 3’b000)）
AXI 主接口数据总线宽度最高 512 位​
AXI master data bus width up to 512 bits (for both AXI master interfaces), configurable in coreConsultant
端序模式可静态或动态选择​ —> 似乎有点强大，动态静态选择端序模式？
Endian mode can be selected statically or dynamically for AXI master interfaces, configurable in coreConsultant
动态选择端序的输入引脚​
Input pin to dynamically select endianness
高级功能与控制​
主接口链表访问端序的独立控制​
Independent control for endianness of linked list access on master interfaces, configurable in coreConsultant
可选的标识寄存器​
Optional identification register, configurable in coreConsultant
通道锁定支持​
Channel locking support
支持在不同传输层级上锁定主总线接口的内部通道仲裁（Supports locking of the internal channel arbitration for the master bus interface at different transfer hierarchy）
DMAC 状态指示输出​
DMAC status indication outputs
空闲/忙指示（Idle/busy indication）
DMA 保持功能​
DMA hold function ——–> 这个有点意思，重点聊一下
输出引脚指示 DMA 事务级别的最后写传输​
Output pin indicates the last write transfer at DMA transaction level
多级 DMA 传输层级​
Multiple levels of DMA transfer hierarchy

1.3.2 通道缓冲

每个通道配备单个先进先出（FIFO）​
FIFO深度可在 coreConsultant中配置
自动打包/解包数据以适配FIFO宽度

1.3.3 通道控制

每个通道支持可编程传输类型（内存到内存、内存到外设、外设到内存、外设到外设）
支持单次或多次DMA事务​
每个通道支持可编程的多事务大小​
每个通道支持可编程的最大AMBA突发传输大小（可在 coreConsultant中配置）
通道禁用时无数据丢失​
通道挂起与恢复​
通道优先级可编程​
锁定不同传输层级下主总线接口的内部通道仲裁
支持通过链表、连续地址、自动重载、影子寄存器方法实现可编程多块传输​
链表动态扩展​
源（SRC）/目的（DST）多块传输类型独立配置​
每个通道的源和目的各配备一个状态机​
数据和链表项（LLI）访问采用独立状态机​
控制信号（如缓存、保护）可按每个DMA块编程​
传输长度（块长度）可编程​
错误状态寄存器，便于在错误事件中进行调试

1.3.4 Flow Control（流控制）

可编程的DMA传输级流控制​
若在DMA初始化前已知块传输大小，DMA控制器作为DMA块传输级的流控制器。
若在DMA初始化前未知块传输大小，源或目标外设作为不定长度（需求模式）DMA块传输的流控制器。

1.3.5 Handshaking Interface（握手接口）

面向非内存外设的可编程软件和硬件握手接口​
最多支持64个硬件握手接口/外设，可在coreConsultant中配置
支持启用/禁用单个握手接口​
外设与通道之间的可编程映射；支持多对一映射（同一时间仅一个外设激活）
提供内存映射寄存器，用于在软件握手模式下控制DMA传输

1.3.6 Interrupt Outputs（中断输出）

支持合并中断输出和独立中断输出​
中断触发条件包括：
DMA传输完成（DMA transfer completion）
块传输完成（Block transfer completion）
单个或多个事务完成（Single or multiple transaction completion）
错误条件（Error condition）
通道挂起或禁用（Channel suspend or disable）
支持中断使能和屏蔽（Interrupt enabling and masking）

以上是文档中“Flow Control”“Handshaking Interface”“Interrupt Outputs”章节的所有功能点，涵盖了流控制策略、握手接口的配置能力、中断输出的类型与触发条件等核心特性。

术语

文档中对DMA相关核心术语进行了定义（部分关键术语示例，结合上下文推测完整定义方向）：
Channel (通道)：DMA内用于管理源-目的地数据传输的独立单元，每个通道对应一对源和目标，最多支持32个通道，可配置。
Transaction (事务)：AXI总线上的单次数据传输操作，DMA通过多个事务完成一个块（Block）传输。
Burst (突发传输)：AXI总线中连续传输多个数据的模式，DMA支持配置突发长度（如AHB从接口的hburst = 3’b000表示单事务突发）。
Flow Controller (流控制器)：在DMA块传输中负责控制数据流动的角色——若块大小已知，由DMA控制器自身作为流控制器；若块大小未知（需求模式），由源/目标外设作为流控制器。
Handshaking Interface (握手接口)：用于DMA与外设之间同步数据传输的接口，分为软件握手（通过寄存器配置）和硬件握手（通过引脚交互），最多支持64个硬件握手接口，可配置外设与通道的映射关系。
Interrupt (中断)：DMA完成任务或出现异常时输出的信号，分为合并/独立中断，触发条件包括传输完成、块完成、错误、通道挂起/禁用等，支持中断使能和屏蔽。

文档中对DMA相关核心术语的定义如下（按原文顺序）：
Transaction（事务）​
基本DMA传输单元，由硬件或软件握手接口决定。仅当传输发生在DW_axi_dmac与非内存外设之间时，事务才有意义。事务分为两类：
Single transaction（单事务）：长度为1，转换为INCR类型的AXI突发传输（burst length = 1）。
Burst transaction（突发事务）：突发长度由程序配置到DW_axi_dmac中。突发事务会被转换为一系列AXI突发传输，其长度受程序控制，通常与源/目标外设的FIFO大小相关，且属于DW_axi_dmac与源/目标外设之间的传输。
Block（块）​

DW_axi_dmac数据的一个集合，数据量由流控制器（flow controller）决定：
若传输发生在DW_axi_dmac与内存之间：块会被直接拆分为一系列突发事务（burst transactions）。
若传输发生在DW_axi_dmac与非内存外设之间：块会被拆分为一系列DW_axi_dmac事务，这些事务又会被转换为一系列AXI事务。
DMA transfer（DMA传输）​
软件控制DW_axi_dmac传输中的块数量。一旦DMA传输完成，硬件会自动禁用通道并可生成中断以通知“DMA传输完成”。通道随后可被重新配置以执行新的DMA传输。

Single-block DMA transfer（单块DMA传输）：由一个块组成。

Multi-block DMA transfer（多块DMA传输）：由多个DMA块组成。多块DMA传输通过以下方式支持：
块链接（linked list chaining，启用LLI时）；

• 自动重加载（auto-reloading）通道寄存器；
• 影子寄存器（shadow registers）；
• 连续块（contiguous blocks）。
  源和目标可以独立选择使用哪种方法。

Linked lists (block chaining)（链表/块链接）​
链表指针（LLP）指向系统内存中下一个链表项（LLI）的位置。LLI是一组描述“下一个块（块描述符）”和“下一个LLI”的寄存器。DW_axi_dmac在块链接使能时，会在每个块的开始时获取LLI。LLI访问总是使用突发大小（arsize/awsize），且该大小与数据总线宽度相同（不能更改或编程为其他值）。突发长度（awlen/arlen）可根据数据总线宽度设置，以确保访问不会跨越一个完整的LLI结构（64字节）。若突发长度不受其他设置限制，DW_axi_dmac会将整个LLI（40字节）在一次AXI突发中传输。
Auto-reloading（自动重加载）​
DW_axi_dmac在每个块传输结束时，自动从影子寄存器的内容中重新加载通道寄存器。
Contiguous blocks（连续块）​
当地址选择“后续块是前一个块的延续”时，使用连续块模式。
Shadow register（影子寄存器）​
DW_axi_dmac在当前块传输进行时，自动将通道寄存器加载为“与下一个块传输对应的值”（这些值由软件在影子寄存器中预先编程）。
Channel locking（通道锁定）​
软件可将通道编程为“锁定AXI主接口的仲裁”，持续时间覆盖：
一次DMA传输；
一次块传输；
一次事务（单事务或突发事务）。

Functions

2.13.2 多块传输的 4 种方式

当 DW_axi_dmac 配置为多块传输时，在连续块之间需要重新编程 CHx_SAR（源地址）和 CHx_DAR（目的地址）寄存器。有四种方法可以实现：

1. Contiguous Address（连续地址模式）

工作原理：

• 连续块之间的地址选择为前一块结束地址的延续
• 地址自动递增，无需软件干预

控制方式：

• 通过 CHx_CTL.SRC_MLTBLK_TYPE 和 CHx_CTL.DST_MLTBLK_TYPE 寄存器字段控制
• 限制：CHx_SAR 和 CHx_DAR 不能同时选择为连续模式

实现技巧：

• 如果需要源地址和目的地址都连续，可以使用 Linked List 间接实现
• 设置下一个块描述符的 LLI.CHx_SAR 地址为前一块结束地址 +1
• 设置下一个块描述符的 LLI.CHx_DAR 地址为前一块结束地址 +1

注意事项：
如果启用连续地址模式的多块传输，完整的 DMA 传输必须至少有两个块，否则会导致不可预测的行为。

channel suspend-disable-abort

2.18.1 Channel Suspend（通道挂起）

挂起通道的步骤：

注意事项：

• 如果通道 FIFO 已满且目的端外设未请求数据传输，DW_axi_dmac 无法在相应的主接口上接收更多数据，可能导致死锁
• 在 CHx_CTL.SRC_TR_WIDTH < CHx_CTL.DST_TR_WIDTH 的情况下，挂起时 FIFO 中可能仍有数据但不足以形成单次目的端传输，这些数据会在通道恢复后继续传输

2.18.2 Channel Suspend and Resume（通道挂起与恢复）

挂起后恢复的步骤：

重要限制：
一旦软件启动挂起操作（写入 1 到 CH_SUSP），在 CHx_IntStatusReg.CH_SUSPENDED 置 1 之前，软件不能通过写入 0 来恢复通道。DW_axi_dmac 会忽略此写入操作。

2.18.3 Channel Suspend and Disable（通道挂起后禁用）

挂起后禁用的步骤：

数据丢失警告：
当 CHx_CTL.SRC_TR_WIDTH < CHx_CTL.DST_TR_WIDTH 时，FIFO 中剩余的数据不会被传输到目的端外设，数据会丢失。

2.18.4 Channel Disable without Suspend（不挂起直接禁用）

直接禁用通道的步骤：

重要限制：
一旦软件启动禁用操作（写入 0 到 CH_EN），在 CHx_IntStatusReg.CH_DISABLED 置 1 之前，软件不能通过写入 1 来重新使能通道。DW_axi_dmac 会忽略此写入操作。

2.18.5 Abnormal Channel Abort（异常通道中止）

中止不是推荐的操作！ 仅在以下情况使用：

• 软件想要禁用通道但不想重置整个 DW_axi_dmac
• 例如：某个通道由于未收到握手接口的响应而挂起

建议： 在中止之前，应先尝试禁用通道。

中止通道的步骤：

三种操作对比：

multi blocks transfer(重点)

4种多块传输模式：

• 连续地址模式
• 自动重载模式
• 影子寄存器模式
• LLI模式

连续地址模式

工作原理：

• 连续块之间的地址选择为前一块结束地址的延续
• 地址自动递增，无需软件干预

控制方式：

• 通过 CHx_CTL.SRC_MLTBLK_TYPE 和 CHx_CTL.DST_MLTBLK_TYPE 寄存器字段控制
• 限制：CHx_SAR 和 CHx_DAR 不能同时选择为连续模式

实现技巧：

• 如果需要源地址和目的地址都连续，可以使用 Linked List 间接实现
• 设置下一个块描述符的 LLI.CHx_SAR 地址为前一块结束地址 +1
• 设置下一个块描述符的 LLI.CHx_DAR 地址为前一块结束地址 +1

注意事项：
如果启用连续地址模式的多块传输，完整的 DMA 传输必须至少有两个块，否则会导致不可预测的行为。

自动重载模式

工作原理：

• 在每个块传输完成时，通道传输控制寄存器用它们的初始值重新加载
• 这些重新加载的值用于新的块传输

可重载的寄存器：

具体重载哪些寄存器取决于为源和目的外设选择的多块传输类型（参见 Table 2-4）。

同步机制：
如果块传输完成中断未屏蔽，DW_axi_dmac 会等待软件向 DMAC_IntClear_Reg 寄存器写入 1 来清除中断，然后才会继续下一个块传输。

注意事项：
如果启用自动重载模式的多块传输，完整的 DMA 传输必须至少有两个块，否则会导致不可预测的行为。

影子寄存器模式

工作原理：

• 在每个块传输完成时，通道传输控制寄存器从对应的阴影寄存器加载
• 这些值用于新的块传输

可加载的寄存器：

关键特性：

• 无独立内存映射：阴影寄存器没有独立的内存映射
• 软件写入方式：软件总是写入 CHx_SAR, CHx_DAR, CHx_BLOCK_TS 和 CHx_CTL 寄存器
• 硬件内部路由：如果使用阴影寄存器模式，DW_axi_dmac 内部将数据路由到对应的阴影寄存器
• 读取行为：读取这些寄存器始终返回当前块的传输数据，而不是阴影寄存器内容（对应下一个块）

有效性检查：

• CHx_CTL.ShadowReg_Or_LLI_Valid 位指示阴影寄存器内容是否有效
  • 0 = 无效
  • 1 = 有效
• 如果在获取阶段读取为 0，DW_axi_dmac 会：
  a. 丢弃阴影寄存器内容
  b. 产生 ShadowReg_Or_LLI_Invalid_ERR 中断
  c. 等待软件向 CHx_BLK_TFR_ResumeReqReg 寄存器写入任意值，表示有效数据已就绪

配置参数：
如果 DMAX_CHx_SHADOW_REG_EN 参数设置为 0，阴影寄存器模式被禁用。

LLI 模式

LLI 描述符结构

DesignWare AXI DMA 支持通过链表（Linked List）实现多块传输。链表项（LLI）是一个 64 字节对齐的数据结构，包含以下字段：

CH_CFG_L 寄存器配置：

CH_CTL_H 寄存器配置：

LLI 链式传输流程：

1. 软件配置 CH_LLP_L/H 寄存器指向第一个 LLI 描述符

2. DMA 引擎取指 desc[0]，执行传输，完成中断（可选）

3. 根据 LLP 取指 desc[1]，执行传输，完成中断（可选）

4. 重复直到最后一个描述符（LLP_DST_EN=1，链表结束）

中断

中断类型

DW_axi_dmac 支持以下几大类中断：

1. 传输完成类中断（Channel Interrupts）

2. 错误类中断（Error Interrupts）

3. ECC 保护类中断（ECC Protection Interrupts）

4. 奇偶校验错误中断（Parity Error Interrupts）

5. 通用中断（Common Interrupts）

中断生成机制

中断生成流程图：

1
2
3
4
5
6
7
8
9
10
11

传输事件/错误发生
       ↓
更新 CHx_INTSTATUS  ← 状态寄存器置位
       ↓
CHx_INTSTATUS_ENA (Interrupt Mask)  ← 通道中断使能检查
       ↓ AND
CHx_INTSIGNAL_ENA  ← 中断信号使能检查
       ↓ AND
DMAC_CFG.INT_EN  ← 全局中断使能检查
       ↓
生成中断输出信号 → intr / intr_ch[x] / intr_cmreg

中断使能层次结构：

中断寄存器映射

3.1 通道中断寄存器（每通道）

3.2 通用中断寄存器

中断处理流程

4.1 轮询模式处理流程

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21

// 1. 配置传输
axidma_reg_write(ch_base + CH_SAR_L, src_addr & 0xffffffff);
axidma_reg_write(ch_base + CH_DAR_L, dst_addr & 0xffffffff);
axidma_reg_write(ch_base + CH_BLOCK_TS, len);
axidma_reg_write(ch_base + CH_CTL_L, ctl_val);

// 2. 使能中断
axidma_reg_write(ch_base + CH_INTSTATUS_ENA, 0x03);      // 使能 Block 和 Transfer 完成中断
axidma_reg_write(ch_base + CH_INTSIGNAL_ENA, 0x03);

// 3. 启动通道
axidma_reg_write(base + DMAC_CHEN_L, (1 << (chann-1)) | (1 << (chann-1+8)));

// 4. 轮询等待中断状态
while(1) {
    val = axidma_reg_read(ch_base + CH_INTSTATUS);
    if((val & 0x1) == 0x1) {  // Block_Tfr_Done
        axidma_reg_write(ch_base + CH_INTCLEAR, val);  // 清除中断
        break;
    }
}

4.2 中断模式处理流程

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41

// 1. 注册中断处理函数
axidma_handler.irq_id = AXIDMA1_IRQ_NUM;
axidma_handler.handler = axidma_irq_handler;
intc_request_irq(&axidma_handler);
intc_enable_normal_irq(axidma_handler.irq_id);

// 2. 使能全局中断
axidma_reg_write(base + DMAC_CFG, val | (0x01 << 1));  // INT_EN

// 3. 使能通道中断
axidma_reg_write(ch_base + CH_INTSTATUS_ENA, 0x03);
axidma_reg_write(ch_base + CH_INTSIGNAL_ENA, 0x03);

// 4. 启动传输
axidma_reg_write(base + DMAC_CHEN_L, enable_val);

// 5. 等待中断处理完成
while(1) {
    if(g_interrupt_done == 1) {
        g_interrupt_done = 0;
        break;
    }
}

// 中断服务程序
void axidma_irq_handler(unsigned int irq_id) {
    // 读取中断状态
    val = axidma_reg_read(base + DMAC_COMMON_INTSTATUS);

    // 清除通用中断
    axidma_reg_write(base + DMAC_COMMON_INTCLEAR, val);

    // 清除通道中断
    for(i=1; i<9; i++) {
        ch_base = base + 0x100 + (i-1) * 0x100;
        val = axidma_reg_read(ch_base + CH_INTSTATUS);
        axidma_reg_write(ch_base + CH_INTCLEAR, val);
    }

    g_interrupt_done = 1;
}

错误处理流程

5.1 AXI 总线错误处理

当发生 AXI 总线错误时：

1. 硬件自动操作：

• DMA 传输优雅停止
• 通道自动禁用
• CHx_INTSTATUS 错误位置位
• CH_DISABLED 状态位置位

2. 软件处理流程：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

// 检查错误中断
val = axidma_reg_read(ch_base + CH_INTSTATUS);
if(val & SRC_AXI_Bus_Err) {
    // 源端 AXI 错误处理
    printf("Source AXI Bus Error!\n");
}
if(val & DST_AXI_Bus_Err) {
    // 目的端 AXI 错误处理
    printf("Destination AXI Bus Error!\n");
}

// 清除错误中断
axidma_reg_write(ch_base + CH_INTCLEAR, val);

// 重新初始化传输（如需重试）

5.2 ECC 错误处理

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18

// 读取 ECC 错误状态
val = axidma_reg_read(DMAC_COMMONREG_ECCCTLSTATUSREG);

if(val & ECC_CORR_ERR_MASK) {
    // 单比特错误 - 已自动纠正
    printf("ECC Correctable Error detected\n");
    // 读取错误计数器
    corr_count = val & ECC_CORR_COUNT_MASK;
}

if(val & ECC_UNCORR_ERR_MASK) {
    // 多比特错误 - 数据损坏
    printf("ECC Uncorrectable Error detected!\n");
    // 需要重新传输
}

// 清除错误计数器
axidma_reg_write(DMAC_COMMONREG_ECCCTLSTATUSREG, val | ECC_ERR_COUNT_RST);

中断输出配置 & 中断位定义

六、中断输出配置

DMAC 支持三种中断输出配置模式（通过 DMAX_INTR_IO_TYPE 参数配置）：

七、中断位定义（CHx_INTSTATUS）

实际代码实现

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24

void axidma_irq_handler1(unsigned int irq_id)
{
	int i;
	unsigned int base;
	unsigned int ch_base;
	unsigned int val;

	//printf("%s %d\n",__func__, irq_id);
	base = AXIDMA1_BASE_ADDR + (axidma_handler1.irq_id -AXIDMA1_IRQ_NUM)* 0x10000;

	//intc_disable_normal_irq(axidma_handler1.irq_id);

	val = axidma_reg_read(base + DMAC_COMMON_INTSTATUS);
	axidma_reg_write(base + DMAC_COMMON_INTCLEAR, val);

	for(i=1;i<9;i++)
	{
		ch_base = base + 0x100 + (i-1) * 0x100;
		val = axidma_reg_read(ch_base + CH_INTSTATUS);
		axidma_reg_write(ch_base + CH_INTCLEAR, val);
	}
	
	g_interrupt_done = 1;
}

最佳实践

八、中断配置最佳实践

1. 传输前配置：

• 清除所有 pending 中断
• 配置中断使能寄存器
• 使能全局中断

2. 中断服务程序：

• 首先读取中断状态
• 根据中断类型执行相应处理
• 及时清除中断状态

3. 错误处理：

• 使能错误中断
• 在中断中记录错误信息
• 必要时重新初始化传输

ECC特性

TODO:

berametal implement

LLI

描述符说明 & 结构实现

1.1 硬件描述符格式（64 字节对齐）

1
2
3
4
5
6
7
8
9
10
11
12

struct axidma_desc {
    unsigned int sar_l, sar_h;    // Source Address Low/High (源地址)
    unsigned int dar_l, dar_h;    // Destination Address Low/High (目的地址)
    unsigned int block_ts;        // Block Transfer Size (块传输大小)
    unsigned int reserved;        // 保留
    unsigned int llp_l, llp_h;    // Linked List Pointer Low/High (下一个描述符地址)
    unsigned int ctrl_l, ctrl_h;  // Control Low/High (控制寄存器)
    unsigned int sstat;           // Source Status (源状态)
    unsigned int dstat;           // Destination Status (目的状态)
    unsigned int llp_status_l, llp_status_h;  // LLI Status (LLI 状态)
    unsigned int reserved2, reserved3;        // 保留
};

1.2 描述符字段说明

核心配置函数实现

2.1 函数原型

1

void __axidma_config(struct axidma_config config, struct axidma_desc *desc)

2.2 配置流程

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80

void __axidma_config(struct axidma_config config, struct axidma_desc *desc)
{
    // 1. 计算传输宽度
    transfer_val = config.width;  // 0=8bit, 1=16bit, 2=32bit, 3=64bit, 4=128bit
    switch(transfer_val) {
        case 0: transfer_width = 8; break;
        case 1: transfer_width = 16; break;
        case 2: transfer_width = 32; break;
        case 3: transfer_width = 64; break;
        case 4: transfer_width = 128; break;
    }

    // 2. 验证参数
    if(config.nums > MAX_SG_NUMS) { /* 错误处理 */ }

    // 3. 配置通道寄存器
    base = AXIDMA1_BASE_ADDR + (config.id -1)* 0x10000;
    ch_base = base + 0x100 + (config.chann -1) * 0x100;

    // 3.1 配置传输类型：Memory to Memory
    val = axidma_reg_read(ch_base + CH_CFG_H);
    val &= ~(0x03);  // TT_FC = MEM_TO_MEM_DMAC
    val |= config.prior << (49-32);  // 通道优先级
    axidma_reg_write(ch_base + CH_CFG_H, val);

    // 3.2 配置多块传输类型：Linked List
    val = axidma_reg_read(ch_base + CH_CFG_L);
    val |= 0x0f;  // SRC_MULTBLK_TYPE = DST_MULTBLK_TYPE = LINKED_LIST
    axidma_reg_write(ch_base + CH_CFG_L, val);

    // 4. 构建描述符链表
    i = 0;
    for(n = 0; n < config.nums; n++) {
        while(config.len[n]) {
            // 4.1 计算本次传输大小（最大 0x40000）
            transfer_size = config.len[n] * transfer_width/8 > MAX_BLOCK_TRANSFER_SIZE
                          ? MAX_BLOCK_TRANSFER_SIZE
                          : config.len[n] / (transfer_width/8);

            // 4.2 配置源地址和目的地址
            desc[i].sar_l = (config.src_addr[n] + offset) & 0xffffffff;
            desc[i].sar_h = ((config.src_addr[n] + offset) >> 32) & 0xffffffff;
            desc[i].dar_l = (config.dst_addr[n] + offset) & 0xffffffff;
            desc[i].dar_h = ((config.dst_addr[n] + offset) >> 32) & 0xffffffff;

            // 4.3 配置块传输大小
            desc[i].block_ts = transfer_size - 1;  // 硬件需要减 1

            // 4.4 配置控制寄存器低 32 位
            // [12:11] DST_TR_WIDTH, [9:8] SRC_TR_WIDTH
            val = transfer_val << 11 | transfer_val << 8 | 0x0 << 6 | 0x0 << 4 | 0x0 << 2 | 0x0;
            desc[i].ctrl_l = val;

            // 4.5 配置控制寄存器高 32 位
            val = axidma_reg_read(ch_base + CH_CTL_H);
            val &= ~(0x01U << 31);  // LLP_SRC_EN = 1
            val &= ~(0x01 << 30);   // LLP_DST_EN = 0 (最后一个描述符设为 1)
            if(config.intr_en == 1)
                val |= 0x1 << 26;   // IOC_BlkTfr 中断使能
            else
                val &= ~(0x1 << 26);
            desc[i].ctrl_h = val;

            // 4.6 配置链表指针（指向下一个描述符）
            desc[i].llp_l = (uint32_t)(((uint64_t)(&desc[i+1])) & 0xffffffff);
            desc[i].llp_h = (uint32_t)((((uint64_t)(&desc[i+1])) >> 32) & 0xffffffff);

            i++;
            offset += transfer_size * transfer_width/8;
            config.len[n] -= transfer_size * transfer_width/8;
        }
    }

    // 5. 标记最后一个描述符（LLP 结束标志）
    desc[i-1].ctrl_h |= 0x01 << 30;  // LLP_DST_EN = 1, 表示链表结束

    // 6. 加载链表头指针到硬件
    axidma_reg_write(ch_base + CH_LLP_L, (uint32_t)(((uint64_t)&desc[0] & 0xffffffff) & (~0x3f)));
    axidma_reg_write(ch_base + CH_LLP_H, (uint32_t)((((uint64_t)&desc[0]) >> 32) & 0xffffffff));
}

关键寄存器配置：

CH_CFG_L 寄存器：

• [3:0] SRC_MULTBLK_TYPE / DST_MULTBLK_TYPE
  • 0b0000 = CONTIGUOUS（连续地址）
  • 0b0001 = RELOAD（自动重载）
  • 0b0010 = SHADOW（阴影寄存器）
  • 0b1111 = LINKED_LIST（链表）

CH_CTL_H 寄存器：

• [31] LLP_SRC_EN - LLI 源使能
• [30] LLP_DST_EN - LLI 目的使能（最后一个描述符设为 1）
• [26] IOC_BlkTfr - Block 完成中断使能

测试用例

• 基础 LLI 测试 — 2 段链表

• 基础 LLI 测试 — 5 段链表

• 多 SG 列表测试

• 多通道 + 优先级 + LLI 测试

• 压力测试

测试用例汇总表：

多 SG 列表测试

该测试用例主要特点在与：SRC/DST的地址都不连续:

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83

int dmac_memcpy_lli_func05(unsigned int id, unsigned int chann, unsigned int width)
{	
	int i,n;
	
	unsigned int val;
	unsigned int base;
	unsigned int ch_base;
	unsigned int error_flg;         // 潜在bug，显式赋值0比较好
	struct axidma_config config;
	unsigned int transfer_width=0;
	
	switch(width)
	{
		case 0:
			transfer_width = 8;
			break;
		case 1:
			transfer_width = 16;
			break;
		case 2:
			transfer_width = 32;
			break;
		case 3:
			transfer_width = 64;
			break;
		case 4:
			transfer_width = 128;
			break;
		default:
			break;
	}
	

	//for(i=0;i<0x800;i++)
	//	*(unsigned char *)(0x200000000+i) = i;
	
	config.id = id;
	config.chann = chann;
	for(i=0;i<10;i++)
	{
		config.len[i] = 0x1000;         // ------> 长度 0x1000
		config.src_addr[i] = 0x210000000 + i*config.len[i]*2;   // -------> 两块地址之间间隔 0x2000
		config.dst_addr[i] = 0x210700000 + i*config.len[i]*2;
		memset((unsigned char *)config.src_addr[i], i+1, 0x1000);
	}
	config.nums = 10;
	config.width = width;
	config.prior = 1;
	config.intr_en = 1;
	__axidma_config(config, desc1);
	dmac_start(id,chann);
	
	base = AXIDMA1_BASE_ADDR + (config.id -1)* 0x10000;
	ch_base = base + 0x100 + (config.chann -1) * 0x100;
	
	while(1)
	{
		val = axidma_reg_read(ch_base + CH_INTSTATUS);
		//printf("CH_INTSTATUS:0x%x=0x%x in %s\n",ch_base + CH_INTSTATUS, val, __func__);
		if((val & 0x3) == 0x3)
		{
			break;
		}
	}
	
	for(n=0;n<10;n++)
	{
		for(i=0;i<config.len[n] * transfer_width/8;i++)
		{
			if(*(unsigned char *)(config.src_addr[n]+i) != *(unsigned char *)(config.dst_addr[n]+i))
			{
				error_flg++;
				printf("n=%d, i=%d, src_addr=0x%x != dst_addr=0x%x\n",n, i, *(unsigned char *)(config.src_addr[n]+i), *(unsigned char *)(config.dst_addr[n]+i));
			}
		}
	}
	
	
	if(error_flg == 0)
		return 0;
	else
		return -1;
}

内存布局图示

源内存区域 (DDR) 与 目的内存区域 (DDR) 映射：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26

源内存区域 (DDR)              目的内存区域 (DDR)
0x210000000                   0x2107000000
┌─────────────────┐          ┌─────────────────┐
│ Segment 0       │          │ Segment 0       │
│ data=0x01       │ 0x1000   │ data=0x01       │
│                 │ bytes    │                 │
└─────────────────┘          └─────────────────┘
     间隔 0x1000                   间隔 0x1000
┌─────────────────┐          ┌─────────────────┐
│ Segment 1       │          │ Segment 1       │
│ data=0x02       │ 0x1000   │ data=0x02       │
│                 │ bytes    │                 │
└─────────────────┘          └─────────────────┘
     间隔 0x1000                   间隔 0x1000
┌─────────────────┐          ┌─────────────────┐
│ Segment 2       │          │ Segment 2       │
│ data=0x03       │ 0x1000   │ data=0x03       │
│                 │ bytes    │                 │
└─────────────────┘          └─────────────────┘
       ...                          ...
┌─────────────────┐          ┌─────────────────┐
│ Segment 9       │          │ Segment 9       │
│ data=0x0A       │ 0x1000   │ data=0x0A       │
│                 │ bytes    │                 │
└─────────────────┘          └─────────────────┘
0x210024000                   0x210724000

说明：

• 每段间隔 = 0x1000 (未使用)
• 每段大小 = 0x1000 (4KB)
• 总传输数据 = 10 × 4KB = 40KB

静态描述符数组

静态分配的描述符数组 (desc1[MAX_DESC_NUMS])：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36

desc1[0]
├── sar_l/h    = 0x210000000
├── dar_l/h    = 0x210700000
├── block_ts   = 0xFFF (0x1000-1)
├── ctrl_l     = 传输宽度配置
├── ctrl_h     = LLP_SRC_EN=1, IOC=1
└── llp_l/h    = &desc1[1]

desc1[1]
├── sar_l/h    = 0x210002000
├── dar_l/h    = 0x210702000
├── block_ts   = 0xFFF
├── ctrl_l     = 传输宽度配置
├── ctrl_h     = LLP_SRC_EN=1, IOC=1
└── llp_l/h    = &desc1[2]

desc1[2]
├── sar_l/h    = 0x210004000
├── dar_l/h    = 0x210704000
├── block_ts   = 0xFFF
├── ctrl_l     = 传输宽度配置
├── ctrl_h     = LLP_SRC_EN=1, IOC=1
└── llp_l/h    = &desc1[3]

...

desc1[9] (最后一个)
├── sar_l/h    = 0x21001C000
├── dar_l/h    = 0x21071C000
├── block_ts   = 0xFFF
├── ctrl_l     = 传输宽度配置
├── ctrl_h     = LLP_SRC_EN=1, LLP_DST_EN=1
└── llp_l/h    = 0 (不需要)

↑
CH_LLP_L/H 寄存器加载此地址

软硬件执行流程图

软件配置流程：

1
2
3
4
5
6
7
8
9
10
11
12
13
14

1. 分配描述符数组 (64 字节对齐)
   struct axidma_desc desc[MAX_DESC_NUMS]

2. 填充描述符内容
   desc[0]: sar, dar, block_ts, ctrl, llp -> desc[1]
   desc[1]: sar, dar, block_ts, ctrl, llp -> desc[2]
   ...
   desc[n-1]: sar, dar, block_ts, ctrl (LLP_DST_EN=1)

3. 配置 CH_CFG_L = LINKED_LIST (0x0f)

4. 加载链表头指针到 CH_LLP_L/H

5. 使能通道 DMAC_CHEN_L

硬件执行流程：

1
2
3
4
5
6
7
8

DMA 引擎取指 desc[0] → 执行传输 → 完成中断 (可选)
       ↓
根据 LLP 取指 desc[1] → 执行传输 → 完成中断 (可选)
       ↓
       ...
       ↓
取指 desc[n-1] → 执行传输 → 完成中断 → 通道禁用
(LLP_DST_EN=1, 链表结束)

关键参数

AXI DMAC 关键参数汇总表

Transfer width

传输宽度编码表：

寄存器位置：

• CHx_CTL.SRC_TR_WIDTH[14:12] - 源传输宽度
• CHx_CTL.DST_TR_WIDTH[10:8] - 目的传输宽度

Burst size

Burst 长度编码表：

寄存器位置：

• CHx_CTL.SRC_MSIZE[28:26] - 源突发长度
• CHx_CTL.DST_MSIZE[24:22] - 目的突发长度

Block size

Block Size 参数表：

计算公式：

1

实际传输字节数 = (BLOCK_TS + 1) × (2^TR_WIDTH) / 8

示例：

• TR_WIDTH=2 (32bit), BLOCK_TS=0x40000 → 最大 1MB
• TR_WIDTH=3 (64bit), BLOCK_TS=0x40000 → 最大 2MB

FIFO

FIFO 参数表：

FIFO 与 ECC 开销

FIFO 宽度与 ECC 开销表：

中断输出配置

一般使用 comb 中断？

中断输出模式表：

握手信号

核心目的

是的，握手信号的设计就是用来做 Flow Control (流量控制) 的。

握手信号在 DMA 传输中起到以下关键作用：

1. 协调 DMA 与外设之间的数据传输节奏 - 确保外设准备好接收/发送数据时 DMA 才动作
2. 支持可变长度的块传输 - 外设可以动态控制何时结束一个 block
3. 区分单次传输和突发传输 - 外设可以请求不同类型的传输
4. 支持两种 Flow Controller 模式 - DMA 作为流控制器 或 外设作为流控制器

硬件握手信号

握手信号定义表：

两种流控模式

这是理解握手信号的关键。DMAC 支持两种流控模式：

模式 1：DMAC 作为 Flow Controller（外设不是流控器）

适用场景： 传输长度已知的固定长度数据块

时序规则：

1
2
3

外设：dma_req 断言 ───────┐
DMAC:        dma_ack 断言 ─┼── dma_ack 撤销
外设:                      └── dma_req 撤销

模式 2：外设作为 Flow Controller

适用场景： 传输长度未知的可变长度数据块（如 FIFO 数据）

组合逻辑（外设是流控器时）：

握手接口映射的硬件设计和软件配置

握手配置代码实现：

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53

// 初始化 DMA 通道的握手配置

int dmac_channel_init(unsigned int ch, enum flow_controller fc,

                      enum handshaking_type hs_type, unsigned int hs_if)

{

    u32 val;



    // 1. 配置 Flow Controller

    val = axidma_reg_read(CHx_CTL_H);

    val &= ~(0x03 << 20);

    val |= (fc << 20);  // TT_FC

    axidma_reg_write(CHx_CTL_H, val);



    // 2. 配置握手类型（硬件/软件）

    val = axidma_reg_read(CHx_CFG_L);

    val &= ~(0x03 << 32);

    val |= (hs_type << 32);  // HS_SEL_SRC/DST

    axidma_reg_write(CHx_CFG_L, val);



    // 3. 配置握手接口映射

    val = axidma_reg_read(CHx_CFG_L);

    val &= ~(0x3F << 36);

    val |= (hs_if << 36);  // SRC_HS_IF / DST_HS_IF

    axidma_reg_write(CHx_CFG_L, val);



    return 0;

}

硬件预设外设与 DMAC 的握手信号的 HS_IF 编号示例：

握手接口映射配置寄存器说明：

CHx_CFG_L 寄存器 - SRC_PER 字段：

SRC_PER 字段 Assigns a hardware handshaking interface (0 - DMAX_NUM_HS_IF-1) to the source of Channelx if the CHx_CFG.HS_SEL_SRC field is 0; otherwise, this field is ignored.

注意： For correct DW_axi_dmac operation, only one peripheral (source or destination) should be assigned to the same handshaking interface.

SRC_PER 就是 DMA 通道到源外设握手接口的 “接线开关”：

你选一个接口号 → 这个通道就和对应外设的 req/ack 线连上了。

接口数量决定了这个字段的位宽，最多支持 DMAX_NUM_HS_IF 个外设同时握手。

注意，多个外设可以使用同一 HS_IF，但同一时间只能一个通道使用

注意事项汇总表：

总结

握手信号常见问题解答：

原型验证CASE列表